| 网站首页 | 新闻 | 技术 | 下载 | 图片 | 电子书 | 维修图纸 | 笔记本 | 手机软件 | 维修视频 | 驱动 | 论坛 | 免费杀毒 | 常用软件 | 
新闻分类:软件新闻 |硬件咨讯 |病毒漏洞 | 互联网络 |硬件评测 |硬件导购 | 驱动新闻 |IT人生|手机数码 |游戏新闻 |硬件评测 |网络
真三核AMD羿龙8750CPU评测
作者:网络转摘 文章来源:网络转摘 更新时间:2008-4-24 22:05:47
收藏此文到百度搜藏 百度搜藏| 新浪VIvi| 365key| POCO网摘| 和讯网摘|

架构详解四:沿用L3缓存

  四核羿龙处理器最大的特色之一就是重拾了L3共享缓存,但是AMD最新的产品计划中又将L3共享缓存删除了。而在三核羿龙处理器里,其就依然采用了L3共享缓存的设计。三核羿龙的Barcelona架构采用三级缓存架构,其中L1缓存容量为64KB,L2缓存容量512KB,L3容量为2MB。L1和L2缓存和以前一样,为各自的核心独立配备,而L3缓存则是所有核心共享使用。

三核羿龙与四核羿龙一样使用 L3缓存

  AMD表示,重新采用三级缓存设计架构,不仅可以在性能上得到提升,同时也将更有利于配合虚拟化技术的使用。而在Phenom的设计上,L3缓存的容量是一个可以变化的数值,不同的产品将提供不同容量的L3缓存。此外,在Phenom上,AMD还对硬件级虚拟化进行了加强,像是用虚拟化寻址转移代替了之前的影像分页,这将进一步降低虚拟管理程序操作影像页的时间。

  由于核心架构不同,AMD CPU的二级缓存都较Intel的少,重新引入三级缓存,可以保持架构和性能之间的平衡,提高数据吞吐速度,从而改善性能。

架构详解五:128-bit SSE指令加速

  Phenom的一大改进就是采用了AMD称之为SSE128的SSE指令执行位宽技术。此前K8架构的CPU采用是64-bits,而Phenom的SSE执行单元在原来K8架构的基础上扩充为128-bits,一个128-bit SSE指令操作可以不必分割成两个64-bit操作,这意味着更多的可利用带宽可以被使用,那个FP scheduler也可以执行这些128-bit SSE指令操作。

  在Phenom中,AMD应用了一个称为宽浮点加速器的技术。由于提高了L1 data cache和SSE寄存器(registers)之间的带宽,因此有更多的把数据传到核心中去处理。为此,Phenom通过实现2 x 128-bit loads/cycle的性能,同时将L2 cache和内存控制器的接口也提升到128-bits/cycle,以此来平衡了改进所带来的带宽瓶颈。

架构详解六:B2、B3步进

  伴随着AMD四核羿龙处理器的诞生,随之而来的TLB BUG(Translation Lookaside Buffer)令一些玩家感觉郁闷,事实上,在桌面级应用中,基本不会受到该BUG的影响,不过既然是BUG,终归是要解决的,毕竟DIY玩家还是不太愿意看到自己的处理器存在一丝瑕疵。因此,AMD采用了B3步进来取代原来的B2步进,以解决TLB BUG(Translation Lookaside Buffer)的问题,并且采用B3步进的羿龙处理器都采用了全新的命名方式。

AMD提供的数据
 
 
 

  在B3步进的支持下,AMD真三核羿龙处理器Phenom X3 8X50的性能有了长足的提升,从此前AMD公布的展示Phenom X4/X3系列处理器性能的图表可以看到三核心比四核心并不差很多,而最值得注意的是B3版比B2版有了很大提升,比如X4 9650的整体性能比X4 9600提升了35.6%之多,X3 8650比X3 8600也提升了23.1%。很显然,B3步进不单单是修正了TLB Bug,性能上的进步也很明显。在本文的评测中,我们将对AMD真三核羿龙的性能进行评测对比,以印证AMD提供的官方性能数据。

 

上一页  [1] [2] [3] [4] [5] [6] [7] [8] 下一页

推荐最新电脑维修技术教程
| 设为首页 | 加入收藏 | 联系站长 | 友情链接 | 版权申明 |