PCI-E规范组织PCI SIG最近真的很忙活：刚刚发布了第二代PCI-E 2.0、用于外置设备的PCI Express External Cabling 1.0，又在着手制定满足高端显卡的PCI-E 1.1 300W，同时还不忘着眼未来，计划两年后拿出“PCI-E 3.0”。

PCI SIG目前的工作重点仍是新鲜出炉的PCI-E 2.0。在PCI SIG大会召开期间，ARM、LSI、NEC、Synopsys等厂商纷纷展示了各自的概念设计，支持新规范的5Gb/s传输速率，某些甚至达到了6.25Gb/s，而PCI-E 1.1才2.5Gb/s；另外Intel的企业级双路平台“Stoakley”也演示了自己的两个PCI-E 2.0接口，每一个都能提供16条并行通道。

至于PCI-E 3.0，预计2009年底出现相关产品，但工程师们还没有决定其速度是8Gb/s还是10Gb/s，因为前者可能无法满足业界的需求，后者则可能会导致无法兼容PCI-E 1.1，所以现阶段的主要任务是定义一系列相关参数、进行大量的模拟试验，明年再将其变成初步规范。

另外，PCI-E 3.0还将在带宽利用率上下功夫。PCI-E 2.0的理论速度虽然高达5Gb/s，但编码、协议等方面的局限使得其利用效率一般只有70％左右，也就是3.5Gb/s。为避免浪费，PCI SIG将从两个方面着手，一是减少PCI-E设备对带宽的浪费，而是与操作系统和驱动程序开发商合作，最大化利用传输带宽。